Description:

Invenţia se referă la un procedeu de fabricare a unui semiconductor planar pentru testarea tunelării izolatorilor ultrasubţiri. Procedeul conform invenţiei cuprinde următoarele etape: pornire plachetă de Si cu dopare slabă, dopare n+ puternică pe faţa plachetei, creşterea oxidului-1 cel mai gros pe toată suprafaţa plachetei, aplicare mască-1, corodarea oxidului în afara măştii-1, creşterea următoarei trepte de oxid-2, aplicare mască-2, corodarea oxidului în afara măştii-2, creşterea următoarei trepte de oxid-3, aplicare mască-3, corodarea oxidului în afara măştii-3, creşterea următoarei trepte de oxid-4, aplicare mască-4, corodarea oxidului în afara măştii-4, creşterea următoarei trepte de oxid-5, aplicare mască-5, corodarea oxidului în afara măştii-5, depunere metal pe suprafaţa structurii, aplicare mască-6 pentru definirea electrozilor metalici, pe fiecare zonă de oxid, şi o contactare laterală distinctă direct pe siliciu a electrodului de drenă, separarea structurilor şi încapsularea finală.